# BEST AVAILABLE COPY

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-167860

(43)Date of publication of application: 22.06.1999

(51)Int.CI.

H01J 1/30 H01J 9/02 H01J 29/04 H01J 31/12

(21)Application number: 10-239284

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

25.08.1998

(72)Inventor: AKIYAMA KOJI

KUROKAWA HIDEO

(30)Priority

Priority number: 09230592

Priority date: 27.08.1997

Priority country: JP

09268477

01.10.1997


JP

### (54) ELECTRON EMITTING ELEMENT, FIELD EMISSION TYPE DISPLAY APPARATUS USING ELECTRON EMITTING ELEMENT, AND THEIR MANUFACTURE

### (57)Abstract:

element having highly stable electron emitting property, high electron emitting efficiency, and a long life. SOLUTION: The emitter part of this electron emitting element comprising the emitter part to emit electrons has structure constituted of successively formed a first semiconductor layer 103. a second semiconductor layer 104, an insulating layer 105, and a second conductive electrode 106 on a first conductive electrode 102. The first and the second semiconductor layers contain one or more elements selected from carbon, silicon, and germanium as main components and the first semiconductor layer contains one or more atoms different from the main components among carbon atom, oxygen atom, and nitrogen atom.

PROBLEM TO BE SOLVED: To provide an electron emitting



1000

### **LEGAL STATUS**

[Date of request for examination]

21.01.2000

[Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3387011

[Date of registration]

10.01.2003

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

# (12)公開特許公報(A)

(11)特許出願公開番号

# 特開平11-167860

(43)公開日 平成11年(1999)6月22日


(51) Int. Cl.	識別 配号	庁内整理番号	F I		技術表示箇所
H011 1/30			H01J 1/30	×	
				C	
9/02			9/02	N	
29/04			29/04		
31/12			31/12	C	
			審査請求 未請求	請求項の数22 Ol	(全15頁)
(21)出願番号	特顯平10-23	9 2 8 4	(71)出額人 00	0 0 0 5 8 2 1	
			松下	電器産業株式会社	
(22)出顧日	平成10年(19	98) 8月25日	. 大阪	府門真市大字門真10	0 6 番地
			(72)発明者 秋山	浩二	
(31)優先権主張番号	特願平9-230	5 9 2	大阪	府門真市大字門真10	06番地 松下
(32) 優 先 日	平9 (1997)	8月27日	電器	産業株式会社内	
(33)優先権主張国	日本 (JP)		(72)発明者 黒川	英 雄	
(31) 優先権主張番号	特願平9-268	4 7 7	大阪	府門真市大字門真10	06番地 松下
(32)優先日	平9 (1997)	10月1日	電器	<b>産業株式会社内</b>	
	日本 (JP)		(74)代理人 弁理	!士 山本 秀策	

(54) [発明の名称] 電子放出案子及びそれを利用した電界放出型ディスプレイ装置、並びにそれらの製造方法

### (57)【要約】

【課題】 安定性の高い電子放出特性を有し、長券命で 且つ電子放出効率の高い電子放出素子を実現する。

【解決手段】 電子を放出するエミッタ部を備えた電子 放出案子において、該エミッタ部が、少なくとも第1の 導電性電極の上に第1の半導体層、第2の半導体層、絶 緑体層、及び第2の導電性電極が順次積層された構造を 有し、該第1及び第2の半導体層が、炭素、シリコン、 ゲルマニウムのうちの少なくとも1種類以上を主成分と し、且つ第1の半導体層が炭素原子、酸素原子、窒素原 子のうちの該主成分とは異なる1種類以上を含有する。



1000

BEST AVAILABLE COPY

### 【特許請求の範囲】

【請求項1】 電子を放出するエミッタ部を備えた電子 放出案子であって、

該エミッタ部が、少なくとも第1の導電性電極の上に第 1の半導体層、第2の半導体層、絶録体層、及び第2の 導環性電極が順次積層された構造を有し、

該第1及び第2の半導体層が、炭素、シリコン、ゲルマニウムのうちの少なくとも1種類以上を主成分とし、且つ第1の半導体層が炭素原子、酸素原子、窒素原子のうちの該主成分とは異なる1種類以上を含有する、電子放出素子。

【請求項2】 前配第1の半導体層が非晶質である、請求項1に配載の電子放出案子。

[蘭求項3] 前記第1の半導体層の不対電子密度が約1×10<sup>11</sup>cm<sup>1</sup>以上である、請求項1に記載の電子放出案子。

[請求項4] 前配絶縁体層が、少なくとも炭素、ケイ素、ゲルマニウムのうちの1種類以上を主成分とする、 請求項1に配載の電子放出素子。

【請求項5】 前記第2の半導体層と前記絶線体層との間に、該第2の半導体層を構成する元素と該絶線体層を構成する元素と該絶線体層を構成する元素とが混在している傾斜領域が存在する、請求項1に記載の電子放出素子。

【請求項6】 前記傾斜領域の厚さが約0.01μm以上で且つ前記絶縁体層の厚さより薄い、請求項5に記載の電子放出案子。

【請求項7】 少なくとも前配第2の半導体層と前配絶 録体層との界面に凹凸形状が形成されている、請求項1 に配載の電子放出案子。

[蔚求項8] 前記界面の前配凹凸形状の最大深さが、 前記絶縁体層の厚さの約1/100以上で且つ該絶縁体 層の厚さより小さい、請求項7に記載の電子放出案子。

【請求項9】 前記第1の導電性電極と前記第1の半導体層との間の界面に凹凸形状が形成されている、請求項1に配載の電子放出案子。

【請求項10】 前記第2の半導体層が少なくとも微結晶を含む、請求項1に記載の電子放出案子。

[請求項11] 前配第1及び第2の半導体層が少なく とも水素を含む、請求項10に配載の電子放出素子。

【請求項12】 前記第2の半導体層の内部に非晶質領 40 域と微結晶領域とが遅在している、請求項10に記載の電子放出案子。

【請求項13】 前配第2の半導体圏に含まれる前配徴結晶の粒径が約1nm~約500nmの範囲内である、 請求項10に配載の電子放出索子。

【請求項14】 請求項1に配載の電子放出案子を含む 電界放出型ディスプレイ装置であって、該電子放出案子 の前記第2の導電性電極の姿面が該ディスプレイ装置の 電子放出源として機能するように構成されている、電界 放出型ディスプレイ装置。 【請求項15】 第1の専電性電極を形成する工程と、 該第1の導電性電極の表面にハロゲンイオン或いはハロ ゲンラジカルを接触させて凹凸形状を形成する工程と、 該第1の導電性電極の表面に、第1の半導体膜、第2の 半導体層、絶縁体層、及び第2の導電性電極を順次形成 する工程と、を包含する、電子放出案子の製造方法。

【請求項16】 第1の導電性電極を形成する工程と、シリコン原子を含有するガスを水素ガスで体積比1:10以上に希釈した混合ガスをグロー放電にて分解することによって、該第1の導電性電極の表面に第1の半導体層及び第2の半導体層を順次形成する工程と、

該第2の半導体層の表面に、絶縁体層及び第2の導電性 電極を順次形成する工程と、を包含する、電子放出案子の製造方法。

【請求項17】 第1の導電性電極、第1の半導体層、 及び第2の半導体層を順次形成する工程と、

該第1の半導体層或いは該第2の半導体層の表面にハロゲンイオン或いはハロゲンラジカルを接触させて凹凸形状を形成する工程と、

20 該第2の半導体層の表面に、絶縁体層及び第2の導電性 電極を順次形成する工程と、を包含する、電子放出案子の製造方法。

【請求項18】 第1の導種性電極、第1の半導体層、 及び第2の半導体層を順次形成する工程と、

該第1及び第2の半導体層を加熱して、少なくとも該第 2の半導体層の内部に微結晶を成長させる工程と、

該第2の半導体層の表面に、絶縁体層及び第2の導電性 電極を順次形成する工程と、を包含する、電子放出素子の製造方法。

30 [請求項19] 請求項15に記載の電子放出案子の製造方法に従って前記電子放出案子を形成する工程と、 蛍光体層を表面に有する陽極基板を形成する工程と、 該電子放出案子の前配第2の導電性電極の表面と該陽極 基板の該蛍光体層とを対向させ、該第2の導電性電極の 表面が該蛍光体層に対する電子放出源として機能するように配置する工程と、を包含する、電界放出型ディスプレイ装置の製造方法。

【請求項20】 請求項16に配載の電子放出素子の製造方法に従って前記電子放出素子を形成する工程と、

蛍光体層を表面に有する陽極基板を形成する工程と、 該電子放出案子の前配第2の導電性電極の表面と該陽極 基板の該蛍光体層とを対向させ、該第2の導電性電極の 表面が該蛍光体層に対する電子放出源として機能するように配置する工程と、を包含する、電界放出型ディスプ レイ装置の製造方法。

【請求項21】 請求項17に記載の電子放出索子の製造方法に従って前配電子放出索子を形成する工程と、 蛍光体層を表面に有する陽極基板を形成する工程と、 該電子放出索子の前配第2の導電性電極の表面と該陽極

50 基板の該蛍光体層とを対向させ、該第2の導電性電極の

表面が設蛍光体層に対する電子放出源として機能するように配置する工程と、を包含する、電界放出型ディスプレイ装置の製造方法。

[ 請求項 2 2 ] 請求項 1 8 に配帳の電子放出素子の製造方法に従って前記電子放出素子を形成する工程と、 蛍光体層を表面に有する陽極基板を形成する工程と、 該電子放出素子の前配第 2 の導電性電極の表面と該陽極 基板の該蛍光体層とを対向させ、該第 2 の導電性電極の 表面が該蛍光体層に対する電子放出源として機能するように配置する工程と、を包含する、電界放出型ディスプレイ装置の製造方法。

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、電界放出型ディスプレイ装置或いは擬像管などに用いられる、高い電子放出特性ならびに高い表面安定性を有する長寿命の電子放出業子、及びそのような電子放出素子の製造方法に関する。また、本発明は、上記のような電子放出素子を使用して構成される電界放出型ディスプレイ装置、及びその製造方法に関する。

### [0002]

【従来の技術】 穏型・軽量のディスプレイ装置として現在最も広く用いられているのが、被晶ディスプレイパネルである。これは、1つ1つの画素において、液晶層に印加される電圧を薄膜トランジスタ或いはMIM(金属/絶縁体/金属)素子などのスイッチング素子によってコントロールし、液晶層を通過する光量を調節する光パルブである。このように液晶ディスプレイ装置は、それ自身が発光する自発光素子ではないため、一般的に暗く、視野角が狭いという問題がある。

[0003] このような液晶ディスプレイ装置の問題点を解決する薄型且つ軽量の自発光素子として、電子放出素子が期待されている。この電子放出素子は、従来のCRTのようにカソードを加熱して電子を放出させる熱電子放出タイプではなく、電界によってカソードから電子を引っ張り出す冷陸極タイプである。

【0004】従来の電子放出素子に関しては、例えば、 半導体トランジスタ等の製造に使用されている微細加工 技術を利用してミクロンサイズの微小な真空素子を作製 する技術が研究開発されている(例えば、(1)伊藤順 司、応用物理、第59巻第2号、第164~169頁、 1990年、或いは(2)横尾邦鏡、電気学会誌、第1 12巻第4号、1992年)。

[0005] この電子放出素子は、図 7 に示すように、 導電性シリコン基板(陰極基板) 7 0 1 と、このシリコ ン基板 7 0 1 の上に形成され且つ表面に円錐状突起 7 0 2 を有するシリコン層と、により構成されている。円錐 状突起 7 0 2 は、微細加工技術を使用して成形加工さ れ、シリコン電子エミッタ部となる。また、この電子エ ミッタ部を有する陰極基板 7 0 1 に対向して、陽極基板 50

が配置されている。この陽極基板は、透明なガラス基板703に、透明電極704及び蛍光体薄膜705、更に必要に応じて金属薄膜を順次税層して形成されたものであり、蛍光体薄膜705の設けられている側が電子エミッタ部に対向するように配置されている。

【0007】上配のような発光素子を平面上に複数個配列して、ディスプレイ装置を構成する。

### 20 [0008]

【発明が解決しようとする課題】上記のような従来の電子放出素子は、低電圧での動作を可能にするために、電子エミッタ部分を円錐形にし、その先端部分での電界独度を高めて、電子を放出している。このため、先端部分での電流密度が大きくなる。

【0009】加えて、電子エミッタ部の構成材料が金風に比べて導電性の低いシリコンであるために、素子動作中に先端部分に熱が発生し易い。そのため、エミッタ先端部分が熱によって蒸発したり溶けたりすることによ 30 り、エミッタ部先端の曲率半径が大きくなって、電子放

出特性が劣化するという問題点がある。

【0010】また、上記のようにして電子放出特性が劣化すると蛍光体の発光輝度が低下するため、輝度を高めるためには、動作電圧をより高くして、エミッタを流れる電流を回復させなければならない。しかし、前述のようにエミッタ先端部分での電気抵抗が大きくなっているため、この部分での発熱量は一層大きくなり、電子放出特性の劣化が一層加速される。その結果、索子が破壊されて所期の電子放出が実現されない。

40 【0011】このように、従来の電子放出素子は、エミッタ部分が先端の尖った形状をしているが故に、動作電流を大きくすることができず、発光輝度が低く、且つ寿命が短いとともに動作安定性及び信頼性に乏しく、ディスプレイ装置として実用化することは極めて困難であ

【0012】本発明は、上記の課題を解決するためになされたものであって、その目的は、(1)動作健強が大きく且つエミッタ部の劣化が無く、長寿命で動作安定性及び信頼性に優れた健子放出素子を提供すること、

(2) そのような電子放出索子の製造方法を提供するこ

30

と、及び、 (3) 上記の電子放出素子を利用した電界放 出型ディスプレイ装置及びその製造方法を提供するこ と、である。

### [0013]

【課題を解決するための手段】本発明のある局面によれ ば、電子を放出するエミッタ部を備えた電子放出素子に おいて、該エミッタ部が、少なくとも第1の導電性電極 の上に第1の半導体層、第2の半導体層、絶縁体層、及 び第2の導電性電極が順次積層された構造を有し、該第 1及び第2の半導体圏が、炭素、シリコン、ゲルマニウ ムのうちの少なくとも1種類以上を主成分とし、且つ第 1の半導体層が炭素原子、酸素原子、窒素原子のうちの 該主成分とは異なる 1 種類以上を含有しており、そのこ とによって、上配の目的が達成される。

【0014】前記第1の半導体層は非晶質であり得る。 【0015】好ましくは、前記第1の半導体層の不対電 子密度が約1×10<sup>11</sup>cm<sup>2</sup>以上である。

【0016】前記絶縁体層が、少なくとも炭素、ケイ 素、ゲルマニウムのうちの1種類以上を主成分とし得

【0017】ある実施形態では、前記第2の半導体層と 前記絶縁体層との間に、該第2の半導体層を構成する元 素と該絶縁体層を構成する元素とが混在している傾斜領 域が存在する。

【0018】好ましくは、前配傾斜領域の厚さが約0. 0 1 μm以上で且つ前記絶録体層の厚さより薄い。

【0019】ある実施形態では、少なくとも前配第2の 半導体層と前記絶縁体層との界面に凹凸形状が形成され ている.

【0020】好ましくは、前配界面の前記凹凸形状の最 大深さが、前記絶縁体層の厚さの約1/100以上で且 つ該絶縁体層の厚さより小さい。

【0021】ある実施形態では、前配第1の導電性電極 と前記第1の半導体層との間の界面に凹凸形状が形成さ れている。

【0022】ある実施形態では、前記第2の半導体層が 少なくとも微結晶を含む。

【0023】前配第1及び第2の半導体層は少なくとも

域と微結晶領域とが混在し得る。

【0025】好ましくは、前配第2の半導体層に含まれ る前記微結晶の粒径が約1mm~約500mmの範囲内

【0026】本発明によって提供される電界放出型ディ スプレイ装置は、上記のような特徴を有する電子放出素 子を含み、該電子放出素子の前配第2の導電性電極の表 面が該ディスプレイ装置の電子放出源として機能するよ うに構成されていて、そのことによって、前述の目的が 達成される。

[0027] 本発明の低子放出素子の製造方法は、第1 の導電性電極を形成する工程と、該第1の導電性電極の 表面にハロゲンイオン或いはハロゲンラジカルを接触さ せて凹凸形状を形成する工程と、該第1の導電性電極の 表面に、第1の半導体膜、第2の半導体層、絶縁体層、 及び第2の導電性電極を順次形成する工程と、を包含し ており、そのことによって、前述の目的が達成される。 【0028】本発明の他の電子放出素子の製造方法は、 第1の導電性電極を形成する工程と、シリコン原子を含 有するガスを水素ガスで体積比1:10以上に希釈した 混合ガスをグロー放電にて分解することによって、 該第 1 の導電性電極の表面に第1の半導体層及び第2の半導 体層を順次形成する工程と、該第2の半導体層の表面 に、絶縁体層及び第2の導電性電極を順次形成する工程 と、を包含しており、そのことによって、前述の目的が 達成される。

【0029】本発明のさらに他の電子放出素子の製造方 法は、第1の導理性電極、第1の半導体層、及び第2の 半導体層を順次形成する工程と、該第1の半導体層或い 20 は該第2の半導体層の表面にハロゲンイオン或いはハロ ゲンラジカルを接触させて凹凸形状を形成する工程と、 該第2の半導体層の表面に、絶縁体層及び第2の導電性 電極を順次形成する工程と、を包含しており、そのこと によって、前述の目的が達成される。

【0030】本発明のさらに他の電子放出素子の製造方 法は、第1の導電性電極、第1の半導体層、及び第2の 半導体層を順次形成する工程と、該第1及び第2の半導 体層を加熱して、少なくとも該第2の半導体層の内部に 微結晶を成長させる工程と、該第2の半導体層の表面 に、絶縁体層及び第2の導電性電極を順次形成する工程 と、を包含しており、そのことによって、前述の目的が **漆成される。** 

【0031】本発明によって提供される電界放出型ディ スプレイ装置の製造方法は、上記のような特徴を有する 電子放出素子の製造方法に従って前記電子放出素子を形 成する工程と、蛍光体層を表面に有する陽極基板を形成 する工程と、該電子放出案子の前配第2の導電性電極の 表面と該陽極基板の該蛍光体層とを対向させ、該第2の 導電性電極の表面が該蛍光体層に対する電子放出源とし 【0024】前記第2の半導体層の内部には、非晶質領 40 で機能するように配置する工程と、を包含しており、そ のことによって、前述の目的が達成される。

### [0032]

【発明の実施の形態】以下、本発明の幾つかの実施形態 を添付の図面を参照して説明する。

【0033】 (第1の実施形態) 図1は、本発明の第1 の実施形態に係わる電子放出紫子100、及びそれを使 用した低界放出型ディスプレイ装置1000の概略構成 図である。以下に、図1を参照しながら、低子放出案子 100や電界放出型ディスプレイ装置1000の構成や 50 製造方法を説明する。

3.0

【0034】まず、ガラス基板101の上に、第1の導 **健性健極102として、Al、Al-Li合金、Mg、** Mg-Ag合金、Ag、Cr、W、Mo、Ta、或いは Tiの薄膜を、スパッタ法或いは真空蒸着法により、厚 さ約 0. 0 1 μm ~ 約 1 0 0 μm、典型的には約 0. 0 5 μ m ~ 約 1 μ m に形成する。

7

【0035】次に、Siをターゲットとするスパッタ装 置の内部に基板 1 0 1 を配置して、He、Ne、Ar、 或いはKrなどの希ガスとO:、O:、N:O、NO、N O:、O, O:など酸素原子をその分子内に含むガスとの 混合ガスを、スパッタ装置内に導入する。その際、装置 内の圧力を約1mTorr~約10mTorr、典型的 には約2mTorr~約5mTorrに調整する。その 後に、高周波電力 (13.56 MHz) を印加して、第 1の導電性電極102の上に、酸素を含む非晶質シリコ ン膜を厚さ約1nm~約100nm、典型的には約5n m~約50nmに形成して、第1の半導体間103とす る。但し、このときの層103の中の酸素含有量は、約 0.0001原子%~約10原子%、典型的には約0. 001原子%~約1原子%である。

[0036]次に、同じスパッタ装置内で、上記希ガス のみを用いて非晶質シリコン膜を厚さ約1μm~約10 μm、典型的には約2μm~約6μmに形成し、第2の 半導体層104とする。但し、第1及び第2の半導体層 103及び104の成膜時の基板加熱温度は、約300 ℃~約400℃、典型的には約350℃とする。

【0037】統いて、同じスパッタ装置内で、上記希ガ スに加えて上記の酸素原子を分子内に含むガスを導入 し、SiO.膜(但し、xは0.25以上且つ2以下) を約0.4μmの厚さで形成し、絶縁体層105とす る。さらに、第2の導電性電極106として、第1の導 電性電極102の構成材料よりも大きい仕事関数を有す る金属 (例えば、Au、Pt、Ni、或いはPd等) の 薄膜を、厚さ約1 nm~約50 nm、典型的には約5 n m~約20 nmで、スパッタ法或いは真空蒸着法により 積層する。

【0038】以上によって、電子放出素子100が形成 される.

[0039] この電子放出素子100を陰極とし、それ に対向するように、ガラス基板107の上にITO或い 40 はSnOュ等からなる透明電極108と蛍光体薄膜10 9とが積層された陽極基板150を配置する。これによ って、電界放出型ディスプレイ装置1000を構成す

【0040】上記のような健子放出素子(陰極)100 と陽極基板(陽極)150との間を真空状態にし、さら に直流電源110及び111を使ってパイアス電圧を除 極100と陽極150との間に印加する。その結果、直 流電源110の電圧が約10~約200V、直流電源1

下で、第2の導電性電極106の表面から真空中に電子 が放出され、この放出された電子が、直流電源111に よる電界によって加速されて蛍光体薄膜109と衝突 し、蛍光体薄膜109が発光することが観測された。 [0041] この素子の電子放出効率(直流電源111 を流れる電流と直流電源110を流れる電流との比) は、約4%~約32%と高い。また、第2の導電性電極 106と蛍光体109との間を流れる電流密度も約1m A / c m¹を越えており、動作電流が大きいことが確認 できた.

【0042】 蛍光体 間109の発光輝度は、図7に示す 従来構造のものに比べて、2桁~3桁ほど明るかった。 さらに、1000時間以上の連続動作を行っても電子放 出素子100からの電子放出効率はほとんど変化せず、 図1の電子放出素子100が長寿命を有し且つ動作安定 性に優れていることが確認できた。

【0043】電子放出素子100の電子放出効率が高 く、また、従来例に比べて動作電流が大きく高輝度が得 られた原因を調べたところ、第1の半導体層103の中 に存在する酸素含有量に関連があることが判明した。こ れを以下に説明する。

【0044】先ず比較のために、上記の電子放出素子1 00の第1の半導体型103の形成条件において、上記 酸素原子を含むガスを混合せずに、希ガスのみを用いて 酸素を全く含まない非晶質シリコンを形成し、他の構成 要素は素子100と全く同様にして、比較用電子放出素 子を作製した。そして、この比較用素子について上記と 同様に電子放出特性を調べたところ、直流電源110の 電圧を 4 0 0 V以上に大きくしても素子中を電流がほと んど流れず、電子放出も観測できなかった。

【0045】 このように第1の半導体層の特性が異なる 2 つの素子において電子放出特性が大きく異なった原因 を探るため、本実施形態における案子100の第1の半 導体層103を単結晶Siウェーハ上に成膜し、電子ス ピン共鳴(ESR)法により分析したところ、第1の半 導体層103中の電子スピン(不対電子或いはダングリ ングポンドともいう) の密度が約1×10''cm''~約 5×10''cm'の範囲の値であるとともに、酸素含有 量が約0.0001原子%~約10原子%の範囲では、 酸素含有量が増えれば増えるほど電子スピン密度が増加 することが判明した。また、電子スピン密度の大きい場 合ほど、電子放出効率が大きいことが確認できた。

【0046】一方、比較用素子の第1の半導体層を同様 に分析したところ、その電子スピン密度は約1×10<sup>)。</sup> cm より小さいことが判明した。

【0047】これらの結果より、本実施形態における単 子放出案子100が上配のように高い電子放出効率を示 す原因は、第1の半導体層103の低子スピン密度の高 さにあると考えられる。この電子スピンは半導体の禁止 11の健圧が約3kV~約10kVというパイアス条件 50 帯内部に局在準位を生成するため、この電子スピン密度

30

40

の増加にともなって、局在準位密度も増加する。通常、 第1の導電性銀極102から第1の半導体層103へ低 子を注入する場合、フェルミ準位の差によって生じるエ ネルギー障壁の存在によって注入効率が悪い。しかし、 第1の半導体暦103中に多くの局在準位が存在する と、第1の導電性電極102中の電子は、第1の導電性 電極102のフェルミ準位からこの局在準位を介して第 1の半導体層103中に注入されるため、エネルギー障 壁がなく、注入効率が飛躍的に高くなる。注入された電 子は、局在準位間をホッピング伝導しながら第1の半導 体層103中を移動すると同時に、徐々に熱的に励起さ れ、伝導帯にも到達するようになる。伝導帯に到達した 電子は、第1の半導体層103と同じ主成分からなる第 2の半導体層104へは、何の障壁もなく注入される。 次の絶縁体層105中にも、一般的には多くの局在準位 が存在するため、第2の半導体層104中を移動してき た電子は、絶縁体層105との界面においても、ほぼ等 しいエネルギーをもった絶縁体層105中の局在準位に 何の障壁もなく移動する。

【0048】さらに、直流電源110の電圧の大部分は 絶縁体層105に印加されているため、絶縁体層105 中の局在準位に存在する電子は、熱的に伝導帯へ励起さ れるとこの高電界によって加速されてホットエレクトロ ンとなり、厚さの薄い第2の導電性電極106を突き抜 けて真空中に飛び出す。飛び出した電子は、直流電源1 11の作る電界によって蛍光体層109に衝突し、これ を発光させる。従って、絶縁体層105中に注入される 館子の数の増加は、そのまま蛍光体層109の発光輝度 の増加につながる。

【0049】一方、電子スピン密度の小さい酸素を含ま ない非晶質シリコンを第1の半導体層として使用した比 較用素子の場合、局在準位を介しての第1の半導体層へ の電子注入が行われないため、素子を流れる電流が小さ く、電子放出も起こらないと考えられる。すなわち、効 率の高い電子放出を行うキーの1つが、第1の導電性電 極102から第1の半導体層103への電子の注入効率 を高めることであると考えられる。

[0050] 第1の半導体層103の酸素含有量を10 原子%以上にすると、電子放出効率が減少する。ここ で、酸素含有量の増加時には、電子スピン密度は逆に急 波している。一般に、非晶質シリコン酸は、その中のダ ングリングポンドを意図的に水索原子で終端させて使用 されることが多いが、上配のように酸素含有低が大きい 場合は、酸素原子は水素原子と同様にダングリングポン ドを終端する作用を呈すると考えられる。

【0051】上記の結果より、第1の半導体图103の 中の電子スピン密度が約10'゚cm゚以上であれば高い 電子放出効率が得られるが、これは、電子スピン密度の 値が大きいほど、第1の導電性電極102から第1の半 導体暦103への電子注入効率が大きくなるためと思わ 50 は約0.0001原子%~約10原子%に設定する。こ

れる。なお、好ましい電子スピン密度の値は約1×10 ''cm''以上であり、より好ましくは、約1×10''c m 以上である。

1 0

【0052】また、本実施形態の電子放出案子100 は、図7を参照して説明した従来技術における構造とは 異なって、エミッタ部分が尖っておらず平坦である。こ のため、局部的な電流集中がなく、それに起因したエミ ッタ部分の損傷が発生しないので、素子寿命が長くなる とともに動作電流が安定する。

【0053】このように、本実施形態では、従来の一般 的な非晶質シリコン膜の使用方法とは異なって、第1の 半導体圏103の中のダングリングポンドを終端させず に適切な電子スピン密度(不対電子密度、或いはダング リングポンドの密度)を得ることによって、電子放出素 子としての高い電子放出効率を実現している。なお、第 1の半導体層103、第2の半導体層104、及び絶縁 体閥105の形成方法としては、上配の範囲の適切な電 子スピン密度(不対電子密度、或いはダングリングポン ドの密度)が得られる限りは、上記で説明したスパッタ 法に限られず、電子ビーム蒸着法や各種の化学的気相蒸 20 着(CVD)法など、半導体技術で一般的に使用される 積層方法を使用することが可能である。

【0054】また、例えば水素を含有しない非晶質シリ コン膜として上記の第1の半導体層103を形成した り、或いは水素化非晶質シリコン膜として上記の第1の 半導体閥103を形成した後に例えば電気炉内での約6 00℃以上の加熱処理によって第1の半導体層103か ら水素を放出させたりして、結果として、上述の範囲の 適切な電子スピン密度(不対電子密度、或いはダングリ ングポンドの密度)を得るようにしても、上記の特徴 (効果)を達成することが可能である。

[0055] (第2の実施形態) 本発明の第2の実施形 態では、第1の実施形態で作製した電子放出素子100 において、第1の半導体層103として、上配の酸素を 含むガスの代わりに窒素原子を含むガス(Ni、NHi、 NF<sub>1</sub>、N<sub>1</sub>O、NOなど) 或いは炭素原子を含むガス (CO、CO:、CH:、C:H:、C:H:、C:H:など) を使用して、窒素或いは炭素を含む非晶質シリコン層を 形成する。その他の各構成要素は第1の実施形態で説明 したものと同様であり、それらの説明はここでは省略す

【0056】第1の実施形態と同様に本実施形態の素子 の電子放出特性を調べたところ、第1の実施形態におけ る素子100とほぼ同じ結果を得た。さらに、1000 時間以上の連続動作を行っても電子放出効率はほとんど 変化せず、長寿命で動作安定性に優れていることが確認 できた。但し、上配のような特性を得るためには、窒素 或いは炭素を含む非晶質シリコン層からなる第1の半導 体層103における窒素或いは炭素含有畳は、好ましく

のような設定によって、第1の半導体層103の中の電子スピン密度が第1の実施形態で説明した適切な範囲内に設定されて、第1の実施形態と同様の特徴 (効果) が達成される。

【0057】なお、第1の半導体層103中に酸素原子、炭素原子、及び窒素原子のうちの複数種類を含有している場合も、それぞれの含有量の和が約0.0001 原子%~約10原子%の範囲であれば、第1の半導体層103の中の電子スピン密度が第1の実施形態で説明した適切な範囲内に設定されて、第1の実施形態で説明した電子放出素子と同等の特性が得られる。

[0058] (第3の実施形態)本発明の第3の実施形態では、第1の実施形態で作製した電子放出素子100において、第1の半導体層103及び第2の半導体層104を、Siターゲットの代わりにGeターゲットを使用して非晶質ゲルマニウムで構成する。また、絶縁体層105を、SiO.膜或いはGeO.酸(但し、xは0.25以上且つ2以下)とする。その他の各構成要素は第1の実施形態で説明したものと同様であり、それらの説明はエアでは省略する。

【0059】第1の実施形態と同様に本実施形態の素子の電子放出特性を調べたところ、第1の実施形態における素子100とほぼ同じ結果を得た。

【0060】(第4の実施形態)本発明の第4の実施形態では、第1の実施形態で作製した電子放出素子100において、第1の半導体層103及び第2の半導体層104を、Si9ーゲットの代わりにグラファイトターゲットを使用して非晶質カーボンで構成する。また、絶録体層105を、SiO・膜或いはGeO・膜(但し、xは0.25以上且つ2以下)とする。その他の各構成要素は第1の実施形態で説明したものと同様であり、それらの説明はここでは省略する。

【0061】第1の実施形態と同様に本実施形態の素子の電子放出特性を関べたところ、第1の実施形態における素子100とほぼ同じ結果を得た。

【0062】(第5の実施形態)本発明の第5の実施形態では、第1の実施形態で作製した電子放出素子100において、絶縁体層105を、SiO.膜の代わりに、Si...C.O,膜或いはGe...C.O,膜(但し、0<x<1、及び、yは0.25以上且つ2以下)とする。その他の各構成要素は第1の実施形態で説明したものと同様であり、それらの説明はここでは省略する。

【0063】第1の実施形態と同様に本実施形態の素子の電子放出特性を調べたところ、第1の実施形態における素子100とほぼ同じ結果を得た。

【0064】 (第6の実施形態) 本発明の第6の実施形態では、第1の実施形態で作製した電子放出素子100において、第1の半導体配103を非品質シリコンの代わりに非品質ゲルマニウムで構成した第1の電子放出業子を構成した。さらに、第1の実施形態で作製した電子 50

放出素子100において、第2の半導体層104を非晶質シリコンの代わりに非晶質カーポンで構成した第2の電子放出素子を構成した。第1及び第2の素子のそれぞれにおいて、その他の各構成要素は第1の実施形態で説明したものと同様であり、それらの説明はここでは省略する。

【0065】第1の実施形態と同様に、本実施形態の第 1及び第2の素子の電子放出特性を調べたところ、第1 の実施形態における素子100とほぼ同じ結果を得た。 10 【0066】第1の半導体圏103及び第2の半導体層 104を異なる材料で構成する場合は、上配のように、 第2の半導体層104の構成材料の禁止帯幅が第1の半 導体層103の構成材料の禁止帯幅が第1の半 うに組み合わせると、好ましい結果が得られる。しか し、逆に、第1の半導体層103の構成材料よりも第2 の半導体層104の構成材料の方が小さい禁止帯幅を有 するように組み合わせると(例えば、第1の半導体層 り3を非晶質シリコン層とし、第2の半導体層104を 非晶質ゲルマニウム層とする場合)、電子放出効率は急 減する。

【0067】 (第7の実施形態) 図2は、本発明の第7の実施形態に保わる電子放出素子200、及びそれを使用した電界放出型ディスプレイ装置200の概略構成図である。

[0068]本実施形態の電子放出業子200の製造にあたっては、第1の実施形態における電子放出業子10の製造時と同様のプロセスで第2の半導体層104までの構成を形成した後に、O,ガスを徐々にその流量を増加させながらスパッタ装置の中に導入して、図2に示30 すように、SiO, 膜(但し、xは0.25以上且つ2以下)からなる絶録体層105と第2の半導体層104との間に傾斜層201を形成する。傾斜層201の厚さは、好ましくは約0.01μmとし、一方、絶録体層105の厚さは約0.4μmとする。

【0069】その後に、第2の導電性電極106として、Au或いはPt薄膜を約10nmの厚さにスパッタ法或いは真空蒸発法により積層して、電子放出素子200を形成する。さらに、第1の実施形態の電界放出型ディスプレイ装置1000と同様に、陽極基板150を電40子放出素子200に対向して配置することによって、電界放出型ディスプレイ装置2000を構成する。

【0070】 なお、電子放出案子200及び電界放出型ディスプレイ装置2000のその他の構成要案は、第1の実施形態における案子100及びディスプレイ装置100と同様であり、それらの説明はここでは省略す

【0071】本実施形態の素子200について、第1の 実施形態1と同様に電子放出特性を測定したところ、直 流電源110の電圧が約50V~約100V、直流電源 111の電圧が約5kVのパイアス条件下で、蛍光体模

膜109の発光が観測された。また、このときの電子放出効率(直流電源111を流れる電流と直流電源111を流れる電流と高に、第2の導電性電極106と蛍光体109との間を流れる電流密度も約1mA/cm'を越えており、動作電流が大きいことが確認できた。これは、第2の半導体配104と絶縁体配105との間に傾斜陷201を設けることで、第2の半導体配104の伝導帯から絶縁体配105の伝導帯から絶縁体配105の伝導帯から絶縁体配105の伝導帯から絶縁体配

【0072】 (第8の実施形態) 本発明の第8の実施形態では、第7の実施形態で作製した電子放出素子200において、傾斜層201の厚さを様々に変化させた一連の電子放出素子を作製して、それらの動作特性を調べた。

【0073】 その結果、傾斜層 201 の厚さが約0.01  $\mu$ mより小さくなると、第1 の実施形態における電子放出素子 100 と電子放出効率がほとんど同じになった。一方、傾斜層 201 の厚さを絶録体層 105 と同じ約0.4  $\mu$ m或いはそれ以上にすると、電子放出を開始する直流電源 110 の電圧が、約120 V ~約250 V と高くなった。

【0074】 これより、傾斜層201の厚さは、約0. 01μm以上であって絶縁体層105の厚さより薄いことが好ましい。

[0075] (第9の実施形態) 本実施形態では、図3に示すように、1枚の基板上に複数の電子放出素子をアレイ状に形成して、電子放出素子アレイ300を形成する

【0076】具体的には、ガラス基板 101上に、Li を約1原子%  $\sim$ 約30原子% 含有する Al-Li 合金からなる第1の導電性電極 102 を、厚さ約0.05  $\mu$  m  $\sim$ 約0.5  $\mu$  m に真空蒸着法或いはスパッタ法により形成する。その際に、適切なパターンのマスクを使用することによって、480本の互いに電気的絶縁された矩形の電極パターンとして形成する。

【0077] 次に、第1の実施形態においてと同様に、Siをターゲットとする高周波スパッタ法によって、酸素を含む非晶質シリコン膜を厚さ約1nm~約100nm、典型的には約5nm~約50nmに形成して、個内で、上配希ガスのみを用いて非晶質シリコンと数を厚めには約2の半導体層104とする。さに、配いて形成し、第2の半導体層104とする。は、統一で原じスパッタ装含を対力スと導入し、SiO・膜(但レンスパッタ装含を対力スを導入し、SiO・膜(但レンスは0・25以上且つ2以下3を約0・4μmのにで形成し、絶縁体層105とする。また、Au、Cu、Al、Cr、Ti、Pt、Pd、Mo、Agな器ではス

パッタ法により、第1の導電性電極102とは直交する 方向に所定のパターンのマスクを使用して計640個配 列する。

【0078】その後に、第2の専電性電極106として、Pt 薄膜を厚さ約1nm~約100nm、典型的には約5nm~約20nmで、スパッタ法或いは真空蒸発法により積層する。但し、このときに、第2の導電性電極106は、適切なパターンのマスクを使用することによって、480個×640個の島状電極106のアレイとして形成し、個々の島状電極106は配線用電極301の何れか1本に電気的に接続させる。

[0079]以上によって、電子放出素子アレイ300 が形成される。また、この電子放出素子アレイ300に 対向するように陽極基板を配置することによって、電界 放出型ディスプレイ装置が構成される。

【0080】この電子放出業子アレイ300について、第1の実施形態と同様に電子放出特性を調べた。その結果、第1の導電性電極102と配線用電極301との問に線順次に直流電圧を印加したところ、蛍光体層1090時間以上の連続動作を行っても蛍光体層109の発光輝度はほとんど変化せず、長寿命を有し且つ動作の安定性に優れていることが確認できた。

【0081】なお、絶縁体層105の構成材料としては、Si...O.膜の代わりに、Si...N.膜(0 < x < 0.57)、Si...C.膜(0 < x < 1)、Ge...C.膜(0.3 < x < 1)、Ge...O.膜(0.2 < x < 1)、Ge...N.밿(0.2 < x < 1)、Ge...N.밿(0.2 < x < 0.57)、水素化非晶質カーボン(a - C: H) 膜、ダイヤモンド膜、Al N膜、BN膜、Al.O.膜、MgO膜、CaF.膜、MgF.腺など、第2の半導体層104の構成材料よりも大きい禁止帯幅を有する材料で有れば、同様の効果が得らわる。

【0082】また、第7及び第8の実施形態として説明 したように、第2の半導体圏(非晶質シリコン暦)10 4と絶縁暦(SiO.層)105の間に傾斜層201を 設ければ、より高い放出効率が得られる。

[0083] カラー画像を表示するためには、蛍光体層 109として、アレイ状に設けられた複数の第2の導電 40 性電極106の各々に対応してR、G、Bを発色する3 種類の蛍光体を配置させればよい。

【0084】また、第1の導電性電極102、配線用電極301、及び第2の導電性電極106を形成する際に、上記ではマスクを使用しているが、フォトリソグラフィ法やリフトオフ法を使用しても、所期の電極パターンが形成できる。

【0085】(第10の実施形態)図4は、本発明の第 10の実施形態に保わる電子放出素子400、及びそれ を使用した電界放出型ディスプレイ装置400の概略 50 構成図である。以下に、図4を参照しながら、電子放出

きた。

森子400や低界放出型ディスプレイ装置4000の構成や製造方法を説明する。

[0086] まず、ガラス基板1010上に、第1の導 低性電極102として、AI、AI-Li合金、Mg、 Mg-Ag合金、Ag、Cr、W、Mo、Ta、或いは Tiの薄膜を、スパッタ法或いは真空蒸着法により、厚 さ約0.01μm~約100μm、典型的には約0.0 5μm~約1μmに形成する。

[0087]次に、SiH.、水素、及び第1の実施形 態で説明した酸素原子を含むガスを混合したガスを用い た平行平板容量結合型プラズマCVD法により、酸素を 含んだ水素化非晶質シリコン(以下、 a - S i : Hと略 記する)薄膜を、厚さ約1nm~約100nmに形成し て、第1の半導体関103とする。次に、SiH,を水 素で希釈した混合ガス(但し、希釈時の体積比をHュ/ SiH、=10以上とする)を用いて、非晶質領域と微 結晶領域とが混在している水素を含んだシリコン薄膜を 厚さ約2μmに形成し、第2の半導体圏104とする。 なお、第1及び第2の半導体層103及び104の成膜 時に、基板加熱温度は約200℃~約400℃、典型的 には約250℃~約350℃、圧力は約0.2Torr ~約1.0Torr、典型的には約0.5Torr~約 1 Torr、高周波電極面積は約120cm<sup>1</sup>、及び高 周波電力は約5W~約50W、典型的には約10W~約 30Wとする.

[0088] 続いて、SiH.、水素、及び上配の酸素原子を含むガスの混合ガスを用いて、同様のプラズマCVD法により、SiO.膜(但し、xは0・25以上且つ2以下)を約0・4μmの厚さで形成し、絶縁体層105とする。さらに、第2の導電性電極106として、第1の導電性電極102の構成材料よりも大きい仕事関数を有する金属(例えば、Au、Pt、Ni、或いはPd等)の薄膜を、厚さ約1nm~約100nm、典型的には約5nm~約20nmで、スパッタ法或いは真空蒸浴法により積層する。

【0089】以上によって、電子放出素子400が形成される。

【0090】この電子放出素子400を陰極とし、それに対向するように、ガラス基板107の上にITO或いはSnO:等からなる透明電極108と蛍光体時膜109とが積層された陽極基板150を配置する。これによって、電界放出型ディスプレイ装置4000を構成する。

【0091】本実施形態の素子400について、第1の したところ、図5の模式的な拡 実施形態と同様に電子放出特性を測定したところ、直流 品粒の成長に起因した、周期性 電源110の電圧が約10V〜約200V、直流電源1 不均一な凹凸が形成されている 11の電圧が約3kV〜約10kVのパイアス条件下 の高低差は、最小で約5nmg で、第2の導電性電極106の要面から真空中に電子が 範囲に分布しており、その平均 放出され、この放出された電子が直流電源111による 0nmであった。なお、観察し 電界によって加速されて蛍光体複数109と衝突するこ 50 は、2mm×2mmであった。

とにより、蛍光体薄膜109の発光が観測された。
【0092】 このときの電子放出効率(直流電源111を流れる電流と直流電源110を流れる電流との比)は約5%~約30%と高く、さらに、第2の導電性電極106と蛍光体109との間を流れる電流密度も約1mA/cm'を越えており、動作電流が大きいことが確認で

【0093】 蛍光体層109の発光輝度は、図7に示す 従来構造のものに比べて、2桁~3桁ほど明るかった。 さらに、1000時間以上の連続動作を行っても電子放 出案子100からの電子放出効率はほとんど変化せず、 図4の電子放出素子400が長寿命を有し且つ動作安定 性に優れていることが確認できた。

[0094] 電子放出素子400の電子放出効率が高く、また、従来例に比べて動作電流が大きく高輝度が得られた原因を調べたところ、第2の半導体層104と絶録体層105との界面411の凹凸によるものであることが判明した。これを、以下に説明する。

【0095】 先ず比較のために、上配の電子放出業子400の第2の半導体層104の形成条件において、体積比H・:SiH・=8:1の混合ガスを使用して水素6 んだシリコン薄膜を形成し、他の構成要素は素子400と全く同様にして、比較用電子放出素子を作殴した。そして、この比較用素子について上配と同様に電子放出でも電子放出はわずかに観測されただけで、その放出がないた。このように、第2の半導体層104の作製条件がった。このように、第2の半導体層104の作製条件が現なる2つの素子間で電子放出特性が大きく異なる理由について考察した内容を、以下に述べる。

【0096】本実施形態における素子4000第2の半導体層104を透過電子顕微鏡により分析したところ、圏104の内部には微結晶領域と非晶質領域とが混在しており、その内の微結晶領域には柱状に成長した微結晶粒が見られた。また、微結晶粒の大きさは、厚さ方向で約5nm~約50nmであった。さらに、作製時のSiH、に対するH、の割合を大きくすれば、微結晶の大きさがそれに応じて増加して、非晶質領域の面積に対する微結晶領域の面積の割合が増加することが判明した。

【0097】さらに、素子400における第2の半導体層104の表面(すなわち、第2の半導体層104と絶縁体層105との間の界面411)を電子顕微鏡で観察したところ、図5の模式的な拡大図に示すように、微結晶粒の成長に起因した、周期性がなく高さも一定でない不均一な凹凸が形成されていることが確認された。凹凸の高低差は、最小で約5nm及び最大で約200nmの範囲に分布しており、その平均は、約50nm~約100nmであった。なお、観察した案子400の大きさ

では省路する。

【0098】一方、比較用素子における第2の半導体層 は、均一なa-Si:H層であり、その表面も鏡面状 で、本実施形態の素子400におけるような凹凸は、第 2 の半導体層 (均一な a - S i : H 層) と絶録体層との 界面には形成されていないことが判明した。

[0099] さらに、素子400では、絶縁体層105 の表面にも凹凸が見られたのに対して、第2の半導体層 (均一なa-Si: H層)と絶録体層との界面が平坦で ある比較用素子では、絶縁体層104の表面には凹凸が 見られなかった。これより、素子400の絶録体層10 5の表面の凹凸は、絶縁体層105に起因しているので はなく、界面411、すなわち第2の半導体局104の 表面状態が反映していると考えられる。

【0100】以上の結果より、本実施形態の電子放出素 子400が上記のようにより高い電子放出効率を示す原 因は、界面411の凹凸に起因すると考えられる。すな わち、凹凸の有る界面411では、平坦な界面に比べて 接合面積が増加すること、さらに、界面411の凸部分 で電界強度が局部的に大きくなり、第2の半導体層10 4 から絶縁体層105への電子の注入効率が増加すると いう効果がもたらされることによって、結果として絶縁 体暦105中を流れる電子の数が増大するためと考えら れる。

[0101] 直流電源110の電圧の大部分は絶縁体層 105に印加されているため、絶縁体層105中を走行 する電子は大きく加速される。さらに、第2の導電性電 極106が薄いために、電子は第2の導電性電極106 を突き抜けて真空中に飛び出す。飛び出した電子は、直 流電源111の作る電界によって蛍光体層109に衝突 し、これを発光させる。従って、界面411の凹凸の作 用によって絶縁体層105中に注入される電子の数が増 加すれば、そのまま蛍光体圏109の発光輝度の増加に つながる.

【0102】また、本実施形態の電子放出案子100 は、図7を参照して説明した従来技術における構造とは 異なって、エミッタ部分が尖っておらず平坦である。こ のため、局部的な電流集中がなく、それに起因したエミ ッタ部分の損傷が発生しないので、素子寿命が長くなる とともに動作電流が安定する。

【0103】 (第11の実施形態) 本発明の第11の実 40 【表 1】

500 2000 2000 2000 5000 5000 5000 絶縁体層厚さ 500 500 (nm) 5000 凹凸最大深さ 0.5 20 2000 5 50 5 500 2 (nm) 24 22 26 0.1 20 電子放出効率 0.1 25 28 0. 1 (%)

施形態では、第10の実施形態で作製した電子放出索子 400において、 a - S i : Hからなる第2の半導体層 104を形成した後に、第2の半導体層104を電気炉 にて約600℃以上に加熱して内部に微結晶を成長さ せ、その後に順次絶縁体間105及び第2の導電性電極 106を形成する。その他の各構成要素は第10の実施 形態で説明したものと同様であり、それらの説明はここ

【0104】第10の実施形態と同様に本実施形態の素 10 子の電子放出特性を調べたところ、第10の実施形態に おける案子400とほぼ同じ結果を得た。

【0 1 0 5】また、a - S i : H 間 1 0 4 へのエキシマ レーザ或いは電子ビームの照射によってa-Si:H層 104の内部に微結晶を成長させても、同様の結果を得

【0106】 (第12の実施形態) 本発明の第12の実 施形態では、第10の実施形態で作製した電子放出素子 400において、第1及び第2の半導体層103及び1 04の厚さは変えずに、絶縁体層105の厚さを様々に 変化させた一連の素子を作製し、それらの動作特性を調 ベた。

[0107] その結果、絶縁体間105の厚さが約0. 1 μ m より小さくなると、索子がプレークダウンして動 作しなくなる場合が発生し、実用には供しえないことが 分かった。一方、絶縁体層105の厚さを約5μmより 厚くすると、絶縁体層105の内部応力による剥離が発 生し易くなるとともに、直流電源110からの印加電圧 を約1 k V 以上に大きくする必要が生じて、やはり実用 には供し得ないことが分かった。

[0108] これより、絶縁体層105の厚さは、約 1 μ m ~ 約 5 μ m の範囲に設定することが好まし

【0109】さらに、界面411の凹凸の最大深さと絶 緑体層105の厚さとの関係を調べた。その結果を、表 1に示す。但し、界面411の凹凸の最大深さは、第1 0の実施形態における測定時と同様に、電子放出業子を 2 mm×2 mmの大きさに切り出し、電子顕微鏡でその 断面を観察することにより測定した。

[0110]

これより、界面411の凹凸の高低差の平均値が、絶縁

放出効率が得られる。なお、表1の結果によれば、絶縁 体閥105の厚さの約1/100以上あれば、高い虹子 50 体層105の厚さと界面411の凹凸の母大深さとが等

しいときに、電子放出効率は最も高くなっている。但 し、実際には、このような条件下では絶録体粉105の 絶縁破壊が生じ易く、索子の動作が不安定になって短寿 命になるために、実用には不向きである。

【0111】従って、界面411に凹凸を形成する場合 に、凹凸の高低差が有りすぎると、局部的に異常に高電 界の部分が形成されて、絶縁体層105の絶縁破壊が生 じ易くなる。一方、界面411の凹凸の高低差が小さす ぎると、平坦な界面の場合と殆ど変化なくなって、高い 個子放出効率が得られない。さらに良好な動作特性を実 現するためには、界面411の凹凸の高低差に応じて、 絶縁体層105の厚さを調整する必要がある。

[0112] (第13の実施形態) 本発明の第13の実 施形態では、第10の実施形態で作製した電子放出素子 400において、絶縁体層105の厚さは変えずに、第 2の半導体図104の厚さを様々に変化させた一連の素 子を作製し、それらの動作特性を調べた。

[0113] その結果、第2の半導体層104の厚さが 約0.01μmより小さくなると、第2の半導体層10 4 の内部における非晶質領域と微結晶領域の混在という 不均一性が、その表面でも観察されるようになる。その 結果、素子の質子放出効率の面内分布(不均一性)が顕 著になり、全体的な電子放出効率(目い替えれば動作電 流)が低下すると共に素子寿命が減少して、実用には供 し得なくなる。

【0114】一方、第2の半導体層104の厚さを約5 0 μmまで大きくしたが、動作特性の変化は見られなか

【0115】 (第14の実施形態) 本発明の第14の実 施形態では、第10の実施形態で作製した電子放出索子 400において、第2の半導体層104として、微結晶 粒を含むSi層の代わりに、ほぼ同じ大きさの微結晶を 含む G e 層 、 S i i - . C . 合金 層 、 S i i - . G e . 合金 層 、 或いはGe,.,C,合金層(但し、0 < x < 1)を形成す る。その他の各構成要縈は第10の実施形態で説明した ものと同様であり、それらの説明はここでは省略する。 [0116] 第2の半導体階104を上配の材料で構成 しても、第10の実施形態と同様に本実施形態の素子の 電子放出特性を調べたところ、第10の実施形態におけ る案子400とほぼ同じ結果を得た。

【0117】また、第2の半導体層104を上記の材料 で形成する際に、原料ガスにFi、SiFi、CFi、G e Fiなどのフッ素を含むガスを混合することにより、 微結晶粒径を約1桁大きくすることができた。

【0 1 1 8】 さらに、原料ガスに P F i 、 P H i 、 A s H 」などのガスを混合し、第2の半導体間104にP、A s などの不鈍物を約0.01ppm~約1000ppm だけ添加することにより、第2の半導体周104から絶 緑体間105への電子の注入を低い電界で発生させるこ とが可能になり、電子放出が始まる直流電额110の印 50 Si:H層の代わりに、a-Ge:H層、a-Si‥

加配圧が低減される。

[0119] (第15の実施形態) 本発明の第15の実 施形態では、第10の実施形態で作製した電子放出案子 400の作製プロセスに改変を加えている。以下に、そ の内容を説明する。

【0120】まず、ガラス基板101上に、しらを約1 原子%~約30原子%含有するA1-Li合金からなる 第1の導電性電極102を、厚さ約0.05 μm~約 0. 5μmに真空蒸着法により形成する。その後に、ハ ロゲン原子を含むガス(例えば、CF・、C:F・、N F, ClF, F, SF, HF, Cl, JA, HCl ガス、など)をグロー放電により分解して生成したハロ ゲンラジカルやハロゲンイオンを用いる化学的ドライエ ッチング或いは反応性イオンエッチングによって、電極 102の表面から深さ方向に約1nm~約100nmの 範囲をエッチングした。

[0121] 続いて、SiH4及び酸素の混合ガスを用 いたプラズマCVD法により、酸素を含んだa-Si: H層 (第1の半導体層) 103を約10nm~約100 nmの厚さに形成し、さらに、ガス混合比(H:/Si H.) を約0~約10としたプラズマCVD法により、 a - S i : H 膜 (第2の半導体層) 104を約1μm~ 約5μmの厚さに形成した。但し、第1及び第2の半導 体層103及び104の成膜時の基板加熱温度は、約1 50℃~約350℃とする。このとき、a-Si:H膜 104の表面を走査型電子顕微鏡により観察したとこ ろ、深さが約10nm (最小)~300nm (最大)の 範囲の凹凸が形成されていた。

[0122]次に、SiH,/O:混合比を約0.5~約 4とし、さらにH:を混合したガスを用いたプラズマC VD法により、絶縁体閣105としてのSiO。(xは 1~1.6) 膜105を、厚さ約0.1 μm~約0.6 μmに形成し、さらにその上にスパッタ法により第2の 導電性電極としてのPt薄膜106を、厚さ約10nm に形成して、電子放出案子を作製する。

【0123】このようにして形成した素子について、第 10の実施形態と同様に健子放出効率を調べたところ、 約10%~約30%と高い値が得られた。

[0124] 第10の実施形態では、微結晶粒を含まな いa-Si:H周によって第2の半導体層104を形成 する場合には、電子放出は生じなかった。これに対し て、上記のように、下地の電極102の表面をエッチン グし、面内におけるわずかなエッチング速度のパラツキ を利用して電極102の表面に凹凸を形成することによ り、本来であれば表面に凹凸が形成されない半導体層 (例えば a - S i : H 個) の表面に、所望の凹凸を形成 することができる。これによって、絶録体層105への 電子の注入効率を上げることができる。

【0125】また、第2の半導体層104として、 a-

C・: 日合金層、 a - S i・・・ G e・: 日合金層、 a - G e・・・ C・: 日合金層(但し、 0 < x < 1)などを使用しても、上配と同様の結果を得ることができる。 さらに、これらの材料から構成される第2の半導体層 1 0 4 に、P、As、S b などの不純物を約1 p p m ~ 約1.000 p p m だけ添加することにより、第14の実施形態と同様に、電子放出が始まる直流電源110の印加電圧が低減される。

【0126】 或いは、第2の半導体層104の構成材料として、上配のような非晶質材料の他に、もともの成膜時に凹凸が形成される、少なくとも微結晶を含むシリコン薄膜、Ge層、Si..., C.合金層、Si..., Ge.合金層、Ge..., C.合金層(但し、0<x<1)等を使用しても、上配と同様の結果を得ることができる。

[0127] さらに、第1の導電性電極102の表面をエッチングせずに、まず微結晶を含む半導体圏を約 $0.1 \mu m$ ~約 $1 \mu m$ の厚さに形成し、続いて非晶質半導体圏を約 $0.5 \mu m$ ~約 $5 \mu m$ 0厚さに積層することによって、2 圏構造を有する第2 の半導体圏104 を形成しても、その界面411に深さ約10nm~約300nmの範囲の凹凸が形成されて、上記と同様の結果を得ることができる。

【0128】(第16の実施形態)本発明の第16の実施形態では、第15の実施形態で作製した電子放出素子において、第1の導電層102の代わりに低抵抗(約1Ωcm以下)のシリコンウェハを使用する。この場合のシリコンウェハは、これまでの実施形態でガラス基板101が果たしていた支持体としての機能も同時に奏するので、ガラス基板101は省略可能である。

[0129]上記の場合でも、第15の実施形態においてと同様の結果が得られる。

【0130】 (第17の実施形態) 本発明の第17の実施形態では、第10の実施形態で作製した電子放出素子400の作製プロセスに改変を加えている。以下に、その内容を説明する。

[0131]まず、ガラス基板101上に、Liを約1 原子%~約30原子%含有するAl-Li合金からなる 第1の導電性電極102を、厚さ約0.05μm~約 0.5μmに真空蒸着法により形成する。

【0133】 その後に、ハロゲン原子を含むガス(例えば、CF<sub>4</sub>、C<sub>1</sub>F<sub>4</sub>、NF<sub>1</sub>、C IF<sub>3</sub>、F<sub>7</sub>、SF<sub>4</sub>、H

F、Cliガス、HClガス、など)をグロー放電により分解して生成したハロゲンラジカルやハロゲンイオンを用いる化学的ドライエッチング或いは反応性イオンエッチングによって、a-Si:H層104の表面からである。このとき、a-Si:H膜104の表面を走査型電子顕微鏡により観察したところ、深さが約10nm(最小)~約500nm(最大)の範囲の凹凸が形成されていた。

10 [0134]次に、SiH./O,混合比を約0.5~約4とし、さらにH,を混合したガスを用いたプラズマCVD法により、絶録体層105としてのSiO.(xは1~1.6)膜105を、厚さ約0.1μm~約0.6μmに形成し、さらにその上にスパッタ法により第2の導電性電極としてのPt薄膜106を、厚さ約10nmに形成して、個子放出業子を作製する。

[0135] このようにして形成した業子について、第 10の実施形態と同様に電子放出効率を調べたところ、 約10%~約30%と高い値が得られた。

20 【0136】第10の実施形態では、微結晶粒を含まない a - Si: H層によって第2の半導体 層104を形成する場合には、電子放出は生じなかった。これに対して、上記のように、a - Si: H層104の表面をエッチングし、面内におけるわずかなエッチング速度のバラッキを利用してa - Si: H層104の表面に凹凸を形成することにより、本来であれば表面に凹凸が形成方は、半導体層(例えばa - Si: H層)の表面に、所望の凹凸を形成することができる。これによって、絶縁体層105への電子の注入効率を上げることができる。

0 【0137】また、第2の半導体層104として、aーSi: H層の代わりに、aーGe: H層、aーSi: ...
C.: H合金層、aーSi: ... Ge: H合金層、aーGe: ... H合金層、aーGe: ... H合金層、aーGe: ... H合金層の、aーGe: ... H合金層の、aーGe: ... H合金層の、aーGe: ... H合金層のは果を得ることができる。さらに、これらの材料から構成される第2の半導体層104に、P、As、Sbなどの不純物を約1ppm~約1000ppmだけ添加することにより、第14の実施形態と同様に、電子放出が始まる直流電源110の印加電圧が低減される。

0 【0138】或いは、第2の半導体層104の構成材料として、上記のような非晶質材料の他に、もともの成膜時に凹凸が形成される、少なくとも微結晶を含むシリコン複膜、Ge 層、Si...Ge.合金層、Si...Ge.合金層、Ge...C.合金層(但し、0<x<1)等を使用しても、上記と同様の結果を得ることができる。

【0139】 (第18の実施形態) 本実施形態では、図6に示すように、1枚の基板上に複数の電子放出案子をアレイ状に形成して、電子放出案子アレイ600を形成する。

50 [0140]具体的には、ガラス基板101上に、Li

を約1原子%~約30原子%含有するAl-Li合金からなる第1の導電性電極102を、厚さ約0.05μm ~約0.5μmに真空蒸發法或いはスパッタ法により形成する。その際に、適切なパターンのマスクを使用することによって、480本の互いに電気的絶縁された矩形の銀種パターンとして形成する。

【0141】次に、第10の実施形態においてと同様 に、SiH、、水素、及び酸素原子を含むガスを混合し たガスを用いた平行平板容量結合型プラズマCVD法に より、a-Si:H薄膜を、厚さ約1nm~約100n mに形成して、第1の半導体層103とする。次に、S iH.を水素で希釈した混合ガス(但し、希釈時の体積 サをH, /SiH,=10以上とする)を用いて、非晶質 領域と微結晶領域とが混在している水素を含んだシリコ ン薄膜を厚さ約1μm~約5μmに形成し、第2の半導 体 間 1 0 4 と する。なお、第 1 及び第 2 の 半導体 層 1 0 3 及び104の成膜時に、基板加熱温度は約200℃~ 約400℃、典型的には約250℃~約350℃、圧力 は約0.2Torr~約1.0Torr、典型的には約 5 Torr~約1 Torr、高周波電極面積は約1 20 c m 1、及び高周波電力は約5 W ~ 約50 W、典型 的には約10W~約30Wとする。このとき、第2の半 導体層104の表面411には、深さが約30nm~約 500nmの範囲の凹凸が形成されている。

【0142】続いて、SiH.、水素、及び上配の酸素 原子を含むガスの混合ガスを用いて、同様のプラズマC V D 法により、 S i O , 膜 (但し、 x は 0 . 2 5 以上且 つ 2 以下) を約 0 . 3 μ m ~ 約 0 . 5 μ m の厚さで形成 し、絶縁体間105とする。さらに、Au、Cu、A i、Cr、Ti、Pt、Pd、Mo、Agなどの金属か らなる配線用の矩形電極301を、真空蒸着法或いはス パッタ法により、第1の導電性電極102とは直交する 方向に所定のバターンのマスクを使用して計 6 4 0 個配 列する。統いて、第2の導電性電極106として、Pt 薄膜を厚さ約1 n m ~約100 n m、典型的には約5 n m~約20 nmで、スパッタ法或いは真空蒸着法により 積層する。但し、このときに、第2の導電性電極106 は、適切なパターンのマスクを使用することによって、 480個×640個の島状電極106のアレイとして形 成し、個々の島状電極106は配線用電極301の何れ か1本に電気的に接続させる。

【0143】以上によって、電子放出素子アレイ600 が形成される。また、この電子放出素子アレイ600に 対向するように陽極基板を配置することによって、電界 放出型ディスプレイ装置が構成される。

【0144】この電子放出素子アレイ600について、 第1の実施形態と同様に電子放出特性を調べた。その結果、第1の導電性電極102と配線用電極301との間に線順次に直流電圧を印加したところ、蛍光体層109 からの発光はモノクロ画像を表示した。さらに、100 0時間以上の連統動作を行っても蛍光体悶109の発光 輝度はほとんど変化せず、長寿命を有し且つ動作の安定 性に優れていることが確認できた。

【0 1 4 5 】 なお、絶録体層 1 0 5 の構成材料としては、 S i ... N . 膜の代わりに、 S i ... N . 膜 (0 < x < 0 ... 5 7 ) 、 S i ... C . 膜 (0 < x < 1 ) 、 G e ... C . 膜 (0 ... 3 < x < 1 ) 、 G e ... O . 膜 (0 ... 2 < x < 1 ) 、 G e ... N . 膜 (0 ... 2 < x < 1 ) 、 水素化非晶質カーボン (a − C : H) 膜、ダイヤモンド膜、 A J N 膜、 B N 膜、 A J . O . 膜、 M g O 膜、 C a F . 膜、 M g F . 膜など、第 2 の半導体層 1 0 4 の構成材料よりも大きい禁止帯幅を有する材料で有れば、同様の効果が得られる。

【0146】カラー画像を表示するためには、蛍光体層 109として、アレイ状に設けられた複数の第2の導電 性電極106の各々に対応してR、G、Bを発色する3 種類の蛍光体を配置させればよい。

【0147】また、第1の導電性電極102、配線用電極301、及び第2の導電性電極106を形成する際20に、上記ではマスクを使用しているが、フォトリソグラフィ法やリフトオフ法を使用しても、所期の電極パターンが形成できる。

[0148]

【発明の効果】以上のように、本発明によれば、動作電流が大きく且つエミッタ部の劣化が無い、長寿命で動作安定性及び信頼性に優れた電子放出素子が提供される。 この電子放出素子は、容易に製造可能である。

【図面の簡単な説明】

【図1】本発明のある実施形態における電子放出素子、 30 及びそれを用いて機成される電界放出型ディスプレイ装 盤の構成を模式的に示す図である。

【図2】本発明の他の実施形態における電子放出素子、 及びそれを用いて構成される電界放出型ディスプレイ装 置の構成を模式的に示す図である。

【図3】図1に示す電子放出素子をアレイ状に構成した本発明の電子放出素子アレイの構成を模式的に示す図で

[図4]本発明の他の実施形態における電子放出素子、 及びそれを用いて構成される電界放出型ディスプレイ装 40 蹬の構成を模式的に示す図である。

[図 5] 図 4 の電子放出素子の界面部の形状を模式的に・ 示す拡大図である。


【図6】図4に示す電子放出素子をアレイ状に構成した本発明の電子放出素子アレイの構成を模式的に示す図で

【図7】 従来技術による電子放出案子の構成を模式的に示す図である。

【符号の説明】

101、107 ガラス基板

50 102 第1の導電性電極



BEST AVAILABLE COPY

104



